Notice: Undefined index: linkPowrot in C:\wwwroot\wwwroot\publikacje\publikacje.php on line 1275
Strona główna > Publikacje
Publikacje
Pomoc (F2)
[75730] Artykuł:

BMB synthesis of binary functions using symbolic functional decomposition for LUT-based FPGAs

Czasopismo: JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING   Tom: 120, Zeszyt: 10, Strony: 16-22
ISSN:  0743-7315
Wydawca:  ACADEMIC PRESS INC ELSEVIER SCIENCE, 525 B ST, STE 1900, SAN DIEGO, CA 92101-4495 USA
Opublikowano: 2018
Liczba arkuszy wydawniczych:  0.50
 
  Autorzy / Redaktorzy / Twórcy
Imię i nazwisko Wydział Katedra Do oświadczenia
nr 3		 Grupa
przynależności		 Dyscyplina
naukowa		 Procent
udziału		 Liczba
punktów
do oceny pracownika		 Liczba
punktów wg
kryteriów ewaluacji
Mariusz Wiśniewski orcid logo WEAiIKatedra Systemów Informatycznych *Takzaliczony do "N"Automatyka, elektronika, elektrotechnika i technologie kosmiczne5015.00.00  
Roman Stanisław Deniziak orcid logo WEAiIKatedra Systemów Informatycznych *Takzaliczony do "N"Automatyka, elektronika, elektrotechnika i technologie kosmiczne5015.00.00  

Grupa MNiSW:  Publikacja w czasopismach wymienionych w wykazie ministra MNiSzW (część A)
Punkty MNiSW: 30
Klasyfikacja Web of Science: Article

DOI LogoDOI     Web of Science Logo Web of Science    
Keywords:

Multiple-valued variable  Multiple-valued network  Symbolic decomposition  Logic synthesis  CAD  LUT  FPGA 


Abstract:

The paper presents the BMB methodology for synthesis of binary functions, which can be applied to synthesis of functions implemented in LUT-based FPGAs. The BMB synthesis uses the functional decomposition based on symbolic decomposition and symbolic encoding. The methodology uses two optimization methods. First, the symbolic decomposition is used to build the multiple-valued network of functions. Second, the symbolic encoding is used to find an encoding that simplifies the decomposition. The symbolic optimization overpasses limits of the existing decomposition methods, where optimal encoding for LUT-based implementations is not possible. Simultaneously, the method can be used in the synthesis of high-level architecture where dependencies can be described using symbolic values. Experimental results showed that the presented methodology allows significant reduction of the cost of the FPGA implementation. (C) 2018 Elsevier Inc. All rights reserved.


POWRÓT
Strona główna > Publikacje