Notice: Undefined index: linkPowrot in C:\wwwroot\wwwroot\publikacje\publikacje.php on line 1275
Strona główna > Publikacje
Publikacje
Pomoc (F2)
[49520] Artykuł:

Synthesis of Multivalued Logical Networks for FPGA Implementations

Czasopismo: 19TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD 2016)   Strony: 657-660
ISBN:  978-1-5090-2816-0
Wydawca:  IEEE, 345 E 47TH ST, NEW YORK, NY 10017 USA
Opublikowano: 2016
 
  Autorzy / Redaktorzy / Twórcy
Imię i nazwisko Wydział Katedra Procent
udziału		 Liczba
punktów
Mariusz Wiśniewski orcid logoWEAiIKatedra Systemów Informatycznych *335.00  
Karol Wieczorek orcid logoWEAiIKatedra Systemów Informatycznych *335.00  
Roman Stanisław Deniziak orcid logoWEAiIKatedra Systemów Informatycznych *335.00  

Grupa MNiSW:  Materiały z konferencji międzynarodowej (zarejestrowane w Web of Science)
Punkty MNiSW: 15
Klasyfikacja Web of Science: Proceedings Paper

Pełny tekstPełny tekst     DOI LogoDOI     Web of Science Logo Web of Science    
Keywords:

multiple-valued functions  FPGA  logic synthesis  developmental genetic programming 


Abstract:

This paper presents the method of FPGA-oriented synthesis of multiple-valued logical networks. Multiple-valued network consists of modules connected by multiple-valued signals. During synthesis each module is decomposed into smaller ones, that may be implemented using one logic cell. For this purpose the symbolic decomposition is applied. Since the decomposition of modules strongly depends on encoding of multivalued inputs and outputs, the result of synthesis depends on the order, in which the consecutive modules are implemented. In our approach we optimize this order using developmental genetic programming. Experimental results showed that our approach significantly reduces the cost of implementation.


POWRÓT
Strona główna > Publikacje