Notice: Undefined index: linkPowrot in C:\wwwroot\wwwroot\publikacje\publikacje.php on line 1275

Strona główna > Publikacje

Publikacje

[30582] Artykuł:

Contention-avoiding custom topology generation for network-on-chip

Czasopismo: IEEE 12th International Symposium on Design and Diagnostics of Electronic Circuits & Systems, DDECS Strony: 234-237
ISBN: 978-1-4244-3339-1
Wydawca: IEEE COMPUTER SOC, 10662 LOS VAQUEROS CIRCLE, PO BOX 3014, LOS ALAMITOS, CA 90720-1264 USA
Opublikowano: 2009
Seria wydawnicza: IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems

Autorzy / Redaktorzy / Twórcy

Imię i nazwisko	Wydział	Katedra	Procent udziału	Liczba punktów
Robert Tomaszewski	WEAiI	Katedra Informatyki *****	50	6.00
Roman Stanisław Deniziak	Politechnika Krakowska im. Tadeusza Kościuszki		50	.00

Grupa MNiSW: Materiały z konferencji międzynarodowej (zarejestrowane w Web of Science)
Punkty MNiSW: 6
Klasyfikacja Web of Science: Proceedings Paper

DOI

Keywords:

contention avoidance topology generation application specific topology Network-on-Chip

Abstract:

In this paper we present a methodology for custom topology generation, offering low latency and significantly reduced power consumption. The novelty of our approach lies in the objective - we focus on complete elimination of the contention on the links. It is achieved through alternate path generation, insertion of additional links and message scheduling. We also present a novel concept of Message Dependence Graph for traffic analysis. The methodology operates under application and design constraints, producing network topology along with routing paths. Experimental results confirming benefits of the proposed approach are provided.

Strona główna > Publikacje